Nova Lake-Sは52コアで消費電力も怪物級？

　2026年後半にリリースされるIntelの次世代デスクトップ向けCPU「Nova Lake-S」の消費電力が凄まじいことになるとのリークが出ている。

　通常使用のPL1(TDP)、PL2(ブースト時)ではなく、100分の1秒以下の電流スパイクの上限値PL4が700Wになるというものだ。

世代 / アーキテクチャ モデル例 PBP / TDP MTP / PPT Peak / PL4
第14世代 Core i9-14900K 125W 253W 402W
Core Ultra 2 Core Ultra 9 285K 125W 250W 425W
Ryzen 9000 Ryzen 9 9950X3D 170W 200-230W
Nova Lake-S Core Ultra 9 K相当 150W (予測) 400W (予測) 700W

　比較対象にCore Ultra 2、Core i9-14900K、Ryzen 9 9950X3Dを例に出すとこうなる。どう考えても個人向けの範疇には無い。

　昨年12月のHaze氏のリークによると、Nova Lake-Sは4つのSKUがある。今回のPL4が700Wは最上位の計52コア(Core Ultra 9 K相当)モデルの話となる。

Nova Lake-Sのモデルは4つのSKU

  • 計52コア (Core Ultra 9 K相当)
    • 構成：(8P + 16E) + (8P + 16E) + 4LP E
    • キャッシュ：288MB bLLC (144MB x2)
  • 計44コア (Core Ultra 9/7 K相当)
    • 構成：(8P + 12E) + (8P + 12E) + 4LP E
    • キャッシュ：288MB bLLC (144MB x2)
  • 計28コア (Core Ultra 7 K相当)
    • 構成：(8P + 16E) + 4LP E
    • キャッシュ：144MB bLLC
  • 計24コア (Core Ultra 5 K相当)
    • 構成：(8P + 12E) + 4LP E
    • キャッシュ：144MB bLLC

Compute Tile

　CPUコアを搭載するCompute TileはTSMCのN2プロセスで製造見込み。基本構成は1つのCompute Tileに「8 P-core + 16 E-core」を搭載。Core Ultra 9ではCompute Tileを2基搭載する。

bLLC(Big Last Level Cache)

　AMDの3D V-Cacheに対抗してL3キャッシュを拡大した大容量キャッシュ。AMDの3D V-Cacheの積層型とは異なり、同一ダイ上に平面展開と見られる。

LP E-core

　モバイル向けの低電力Eコアをデスクトップ向けに搭載。Compute Tileを完全にオフにしてSoCタイルだけでOSを維持し、待機電力を大幅に改善。ゲーム中のバックグラウンド処理でも活躍する。

投稿者: (公開日： / 最終更新日： )

記事別アクセスランキング